Przetwornik A/C z kompensacją wagową.

Schemat blokowy przetwornika:

Przebieg napięcia kompensującego na wyjściu przetwornika C/A w przypadku słowa wyjściowego 101011:

T_C - okres generatora zegarowego.

Proces przetwarzania w n bitowym przetworniku składa się z n kroków. W każdym kroku przetwarzania impuls z generatora zegarowego powoduje przesunięcie w rejestrze przesuwającym stanu logicznego "1" o jedno miejsce, powoduje to przyrost napięcia kompensacyjnego na wyjściu przetwornika C/A o wartość DU_K=U_R/2^K. W każdym kroku przetwarzania aktualna wartość napięcia U_I jest porównywana z napięciem kompensacyjnym i wyniku porównania na wyjściu rejestru ustala się wynik "0" lub "1" jeżeli:

Napięcie U_I jest większe lub równe od napięcia U_K to jest "1"
Napięcie U_I jest mniejsze od napięcia U_K to jest "0"

Algorytm procesu przetwarzania: